# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-017522

(43) Date of publication of application: 22.01.1999

(51) Int. CI.

H03K 19/0944 H01L 21/82 H01L 27/04 H01L 21/822 H01L 21/8234 H01L 27/088 H03K 19/096

H03K 19/20

(21) Application number: 10-144126

(71) Applicant: INTERNATL BUSINESS MACH CORP

< IBM>

(22) Date of filing:

26, 05, 1998

(72) Inventor: CHEN WEI

(30) Priority

Priority number: 97 868231

Priority date: 03.06.1997

Priority country: US

(54) LOGICAL BLOCK FOR MIXTURE OF LOW THRESHOLD VOLTAGE MOSFET DEVICE USED FOR DESIGN OF VLSI OF DEEP SUBMICRON FORM AND NORMAL THRESHOLD VOLTAGE MOSFET DEVICE (57) Abstract:

PROBLEM TO BE SOLVED: To increase the processing speed without increasing the standby electric power by placing at least a normal threshold voltage(Vt) device consisting of the mixture of a low Vt device and a normal Vt device and functioning as a large resistor to reduce the leakage current at a position set between Vdd and the ground.

SOLUTION: The parallel PFET (P-channel field-effect transistors) 23 and 24 are connected to the inputs A and B and also connected in common to the drain of an NFET (N-channel field effect transistor) 22, i.e., a low Vt device which increases the processing speed. The low Vt device is connected to a point near an output node 25 and must be adversely and properly biased in its OFF state. Then an NFET 21 of normal Vt is connected between Vdd and the ground in order to reduce the leakage current. In such a constitution, the processing speed is increased by about 5% by increasing the leakage current by 20%.

A B EVINE

10/9/2003

**LEGAL STATUS** 

[Date of request for examination]

16. 12. 1999

[Date of sending the examiner's decision

of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

3433405

[Date of registration]

30.05.2003

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-17522

(43)公開日 平成11年(1999) 1月22日


(51) Int.C1.*		識別記号		F I					•
H03K	19/0944			H0	3 K	19/094		A	
H01L	21/82	,				19/096		Α	
•	27/04					19/20			
	21/822			H0	1 L	21/82		D	
	21/8234					27/04		F	
			審查請求	未請求	請求	で項の数15	OL	(全 16 頁)	最終頁に続く
(21) 出顧番号	<del></del>	<b>特膜平10-144126</b>		(71)	出題。	人 390009	531		
				1		インタ・	ーナシ	ョナル・ビジ	ネス・マシーン
(22)出順日		平成10年(1998) 5月26日		ļ		ズ・コ・	ーポレ	イション	
				ŀ		INT	ERN.	ATIONA	L BUSIN
(31) 優先権主	張番号	08/868231				ESS	MA	SCHINE	S CORPO
(32)優先日		1997年6月3日				RAT	ION		
(33) 年华博士	磁用	赤国(ロマ)		ļ ·		2411.	h 🗢 🕮 l	#10504 ~ ~	ニコーカ州

(54) 【発明の名称】 深いサプミクロン様式のVLSI設計用の低しきい値電圧MOSFETデパイスと正規しきい値電圧MOSFETデパイスを混合した論理プロック

## (57)【要約】

【課題】 論理ブックの待機電力を増大させずに性能を 高める低Vtデバイスと正規Vtデバイスを混合した論理 ブックを提供する。

【解決手段】 低Vtデバイスが、速度を高めるために使用され、正規Vtデバイスが、論理プックのオフ電流を遮断するために使用される。混合されたVt構造の最適化が重要である。出力とアースの間ですべての低Vtデバイスから単一経路を作成することはできず、出力とVddの間ですべての低Vtデバイスから単一経路を作成することはできない。一般に、Vddとアースに接続されるデバイスは、正規Vtデバイスでなければならず、低Vtデバイスは、出力の最も近くに接続しなければならない。すべての低Vtデバイスは、そのオフ状態で適切に逆バイアスされなければならない。待機電力、速度および雑音余裕度における利点のため、そのような混合Vt、低Vtおよび正規Vt論理プックを、VLSI設計(たとえば、高性能マイクロプロセッサの設計)において幅広く使用することができる。



アーモンク(番地なし)

イプ 29 アパートメントC

(74)代理人 弁理士 坂口 博 (外1名)

アメリカ合衆国10520 ニューヨーク州ク ロトン・オン・ハドソン セニック・ドラ

(72)発明者 ウェイ・チェン

#### 【特許請求の範囲】

【請求項1】待機電力の大きさを増大させずに性能を高めるための低しきい値電圧デバイスと正規しきい値電圧デバイスを混合した論理プックにおいて、Vddとアースの間に、漏れ電流を低減するために大きな抵抗として働く少なくとも1つの正規しきい値電圧デバイスを有する論理プック。

【請求項2】低しきい値電圧デバイスが、渦れ電流を有効に低減するために逆バイアスされる、請求項1に記載の低しきい値電圧デバイスと正規しきい値電圧デバイスを混合した論理ブック。

【請求項3】低しきい値電圧デバイスが、出力に最も近い節点に接続される、請求項1に記載の低しきい値電圧デバイスと正規しきい値電圧デバイスを混合した論理プック。

【請求項4】混合された低しきい値電圧デバイスと正規 しきい値電圧デバイスが、金風酸化膜半導体電界効果型 トランジスタ(MOSFETs)である、請求項3に記 載の低しきい値電圧デバイスと正規しきい値電圧デバイ スを混合した論理プック。

【請求項5】論理ブックの回路が、静的回路である、請求項4に記載の低しきい値電圧デバイスと正規しきい値電圧デバイスを混合した論理ブック。

【請求項6】回路のうちの1つがNANDゲートである、請求項5に記載の低しきい値電圧デバイスと正規しきい値電圧デバイスと正規し

【請求項7】回路のうちの1つがNORゲートである、 請求項5に記載の低しきい値電圧デバイスと正規しきい 値電圧デバイスを混合した論理ブック。

【請求項8】回路のうちの1つがAND-OR-INV ERT論理プロックである、請求項6に記載の低しきい 値電圧デバイスと正規しきい値電圧デバイスを混合した 論理ブック。

【請求項9】回路のうちの1つがOR-AND-INV ERT論理プロックである、請求項5に記載の低しきい 値電圧デバイスと正規しきい値電圧デバイスを混合した 論理プック。

【請求項10】回路のうちの1つが加算器回路である、 請求項5に記載の低しきい値電圧デバイスと正規しきい 値電圧デバイスを混合した論理ブック。

【請求項11】回路のうちの1つがマルチプレクサ回路である、請求項5に記載の低しきい値電圧デバイスと正規しきい値電圧デバイスを混合した論理ブック。

【請求項12】論理ブックの回路がダイナミック回路である、請求項4に記載の低しきい値電圧デバイスと正規しきい値電圧デバイスを混合した論理ブック。

【請求項13】低しきい値電圧デバイスと正規しきい値 電圧デバイスを混合した論理ブックを、待機電力を大幅 に増加せずに性能利得を得るように最適化するためのコ ンピュータ実施最適化方法であって、 V<sub>dd</sub>とアースの間に、漏れ電流を減少させるために大きな抵抗として働く少なくとも1つの正規しきい値電圧デバイスを定義する段階と、

低しきい値電圧デバイスがオフ状態で逆パイアスされてれている。 れ電流を有効に減少させるように低しきい値電圧デバイスを接続する段階とを含むコンピュータ実施最適化方法。

【請求項14】様々な回路構成の性能をシミュレートする段階と、

10 速度と漏れ電流の最小基準に基づいて構成を選択する段階とをさらに含む、請求項13に記載の、低しきい値電圧デバイスと正規しきい値電圧デバイスを混合した論理ブックを最適化するためのコンピュータ実施最適化方法。

【請求項15】それぞれの回路適合最小基準の最適構成 を選択する段階をさらに含む、請求項14に記載の低し きい値電圧デバイスと正規しきい値電圧デバイスを混合 した論理ブックを最適化するためのコンピュータ実施最 適化方法。

## 20 【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、一般に、超大規模 集積(VLSI)回路設計用の論理プックの使用に関 し、詳細には、深いサブミクロン方式の低電圧しきい値 (V<sub>t</sub>)と正規電圧しきい値の金属酸化物半導体電界効 果トランジスタ(MOSFET)デバイスを混合した新 規の技術論理ブックに関する。

[0002]

974年)。

【従来の技術】深いサブミクロンVLSI回路の設計に 30 おいて、処理速度と電力が最も重要である。VLSI回路設計者は、通常、これらの競合する2つの要件を、最適な設計を達成するために設計トレードオフにより解決しなければならない。VLSI回路で使用されるトランジスタのチャネル長を深いサブミクロン様式に縮小するとき、基準動作電圧(Vdd)は、2ポルト(2V)未満に下がる。たとえば、次のような参考文献を参照されたい。

【0003】・ R. H. デナルド (Dennard)、F. H. ガンスレン (Gaensslen)、H. N. ユー (Yu)、
40 V. L. ライドアウト (Rideout)、E. バソー (Bassous)、およびA. R. レプラン (LeBlanc)、「IEEE Journal of Solid-State Circuits」vol. 9、No. 5、256 (1

【0004】・ B. デバリ (Davari)、R. H. デナルド (Dennard)、およびG. G. シャヒディ (Shahidi)、「Proceedings of the IEEE」vol.83、No.4、595 (1995年)。

【0005】・ Y. トール (Taur)、D. A. ブキャナン (Buchanan)、W. チェン (Chen)、D. J. フラ 50 ンク (Frank)、K. E. イシマル (Ismail)、S.

H. ロー (Lo)、G. A. サイハラツ (Sai-Halasz)、R. G. イスワナサン (Wiswanathan)、H. J. C. ワン (Wann)、S. J. ウインド (Wind)、およびH. S. ウォン (Wong)、「Proceedings of the IEEE」 Vo 1.85、No. 4、486 (1997年)。

【0006】デバイスのオフ電流を妥当なレベルに維持 するために、しきい値電圧( $V_{
m t}$ )は、 $300\!\sim\!400$ ミリボルト (mV) のレベルに維持される。L. スー (Su) 、S. スパンナ (Subbanna) 、E. クラブ (Crab be)、P. アグネロ (Agnello) 、E. ノワク (Nowa k) 、R. シュルツ (Shulz) 、S. ラッチ (Rauch) 、 H. Ng、T. ニューマン (Newman) 、A. レイ (Ra y)、M. ハグラブ(Hargrove)、A. アコピック(Aco vic)、J. スナレ(Snare)、S. クロウダー(Crowde r) 、B. チェン (Chen) 、J. サン (Sun) 、および B. ダバリ (Davari) 、「1996 Symposium on VLSI Tec hnology Digest of Technical Papers」、P.13、ホノル ル、1996年6月11~13日を参照されたい。 高性 能マイクロプロセッサのようなVLSIシステムの性能 (すなわち速度) は、オーバードライブ値 (Vdd- $V_t$ )と密接な関連がある。第1近似では、反転器の遅 延(td)は、次の式で表される。

#### [₩1]

$$t_d = \frac{2C_L}{\beta V_{DD}} (1-n) \left[ \frac{n-0.1}{1-n} + 0.5 \ln(19-20n) \right]$$

【0007】上述で、n=V<sub>t</sub>/V<sub>dd</sub>、β=μC<sub>ox</sub>W/ Lおよびμは、検討しているスイッチオフ(またはオ ン) 状態に依存する電子 (またはホール) 移動度であ り、Coxはゲート容量、W/Lは長さに対する幅の比、 C<sub>L</sub>はゲート容量である。N. H. E. ウェスト(West e) およびK. アシュラヒアン (Eshraghian) 、「Princ iples of CMOS VLSI Design: A System Perspective) 第2版、AddisonWesley、Chapter 4、1994年を参照されたい。相補型金属酸化膜半 導体(CMOS)技術により性能を高めるためには、低  $\text{NV}_{\tau}$ のMOSFESを作成することが必要とされてい る。この性能の向上は、Vddが小さくなるほど大きくな る。Y.トール(Taur)他による前述の参考文献を参照 されたい。CMOS回路において、本技術における典型 的な低 $V_{\tau}$ デパイスは、正規 $V_{\tau}$ デパイスよりも約100  $mV低い250mVのV_t$ を備え、上記の式から評価さ れた標準的な向上率は約10%であり、これはシミュレ ーションとよく一致している。L. スー (Su) 他による 前述の参考文献を参照されたい。 しかしながら、低 $V_{ au}$ デバイスは、通常、正規 $V_{
m t}$ デバイスよりも漏れ電流が かなり大きい(5~10倍大きい)。他の検討事項の中 でも特にこの大きな漏れ電流が、VLSI設計に低 $V_t$ デバイスが幅広く使用されるのを妨げている。

静的論理プックおよびすべて低Vtデバイスからなるプロックを作成し、回路のクリティカル・パス部分でのみそれらを実施することである。1つの低Vt論理プックが大きな待機電力を引き起こす場合でも、クリティカル・パスのブック・カウントが、システムの全ブック/デバイス・カウントのうちの少しの部分でしかないため、システムの待機電力を増大させることなく処理速度を認めることができる。定義により、本明細書における論理プックは、NANDゲートやNORゲート、ORゲートとの反転器(NANDゲートよびNORゲート)の組み合せ、あるいは加算器、マルチプレクサ、バッファなどの論理プロックを意味し、これらは、ある一定の論理プロックを意味し、これらは、ある一定の論理プロックを意味し、これらは、ある一定の論理プロックを意味し、これらは、ある一定の論理プロックを意味し、高レベルの回路/論理またはシステムの設計者によってユニットとして扱われる。

【0009】処理速度を高める設計のいくつかのクリティカル部分における低Vt論理プロックの大きな漏れ電流は、VLSI回路設計の深いサブミクロン様式における特別の関心事である。この大きな漏れ電流の関心は、20 他の検討事項と共に、設計における低Vt論理ブックの使用を制限する。これは、特に、現世代のマイクロプロセッサに使用されている何百万ものトランジスタが、すでにシングル・チップ上の数十ワットの電力を消費しているときに当てはまる。したがって、次世代のVLSI回路の設計者に提示された問題は、待機電力を大幅に増大させることなく処理速度を高めることができる方法で、1つの論理プック内に低Vtデバイスと正規Vtデバイスを混合することができるかどうかである。

## [0010]

「発明が解決しようとする課題】したがって、本発明の目的は、論理ブックの待機電力を大幅に増大させずに性能を高めた、低Vtデバイスと正規Vtデバイスを混合した静的論理回路を提供することである。

【0011】本発明のもう1つの目的は、混合した低Vtデバイスと正規Vtデバイスの使用を動的回路に拡張し、それにより、待機電力を大幅に増大させることなく動的回路の性能向上において類似の改善を達成することである。

## [0012]

40 【課題を解決するための手段】本発明によれば、低Vtデバイスが、速度を高めるために使用され、正規Vtデバイスが、論理ブックのオフ電流を遮断するために使用される。混合Vt構成の最適化が重要である。本発明において、出力とアースの間にすべて低Vtデバイスからなる単一経路を作成することはできず、出力とVddの間にすべて低Vtデバイスからなる単一経路を作成することはできない。一般に、Vddとアースに接続されたデバイスは、正規Vtデバイスでなければならず、低Vtデバイスは、出力の最も近くに接続されなければならない。50 低Vtデバイスはすべて、そのオフ状態で適切に逆バイ

アスされなければならない。待機電力、処理速度および 雑音余裕度におけるメリットのため、そのような混合、 低および正規Vt論理ブックを、VLSI設計(たとえ ば、高性能マイクロプロセッサの設計)に広く使用する ことができる。

## [0013]

【発明の実施の形態】次に図面を参照し、より詳細には 図1を参照すると、本発明の教示に従って実現すること ができる典型的でかつ複雑なVLSI回路の例としてマ イクロプロセッサ10のプロック図を示す。マイクロプ 10 ロセッサは、命令ユニット(IUNIT)101と、複 数の実行ユニット、このケースでは固定小数点ユニット (FXU) 102および103と浮動小数点ユニット (FPU) 104および105と、レジスタ・ファイル 106のアレイならびにその他の様々な支援回路を含む いくつかのプロックからなる。FPU104は、VLS I設計者が論理プックから構成する基本論理ゲートおよ びプロックの構成を例示するためにより詳細に示され る.

【0014】図2は、本発明の原理の例として、きわめ 20 て基本的なスタティック論理ブックのための、2入力N ANDゲートを示す。ゲートは、スタック型の2つのn チャネル電界電界効果トランジスタ (NFETS) 21 および22と、並列の2つのpチャネル電界効果トラン ジスタ (PFETS) 23および24を含む。NFET 22とPFET23のゲートが接続され、Aと名付けた 入力の一方を受け、NFET21とPFET24のゲー トは、Bと名付けられた第2の入力に接続される。Yと 名付けられた出力が節点25から得られる。回路の設計 は、基本的に従来のものであるが、スタック型の2つの NFET21および22において、これらのうちの一方 のNFET22が低Vtデパイスであり、他方のNFE T21は正規Vτデバイスであることに留意されたい。 この開示において使用する表記規則は、低Vtデバイス を丸で囲むことであり、その他のデバイスは正規Vtデ バイスである。また、低VtデバイスNFET22は、 アースから分離され出力Yの隣りにあり、一方、正規V tデバイスのソース (またはドレイン) はアース (また はVt)に接続される。

【0015】当然ながら、一般に、混合Vt論理プック において低Vょデバイスをどこにどのように配置し、ま た何個の低 V, デバイスを配置するかに関しては多くの 変形が可能である。たとえば、1つの可能な構成は、図 3に示したような低V<sub>t</sub>NFETを備えることであり、 この場合は、低V+デバイスのソースがアースに接続さ れ、もう1つの可能な構成は、低VtNFETデバイス と低VtPFETデバイスの両方を備えることである。 これらは、同一の基本概念を少し拡張したものにすぎな い。本発明の最適化アルゴリズムを後で示すが、これら の構成は、処理速度を高め漏れ電流を最小にするという 50 ゲートである (ゲイン2)。入力スルーは、100ピコ

点では、図2に示した構成よりも劣る。

【0016】AND-OR-INVERT (AOI) 論 理プロック、OR-AND-INVERT (OAI) 論 理プロック、4つの入力NANDゲート、3つの入力N ORゲートなどの様々な論理ブックを、この混合 $V_{\tau}$ 方 式で構成することができ、その例を図4から図7に示 す。特に、図4は、それがAND-OR-INVERT 機能を実行するために、一般にAOIプロックと呼ばれ る論理プロックを示す。論理的に、出力Yは、

#### 【数2】

#### $(\Lambda 1 \circ \Lambda 2) + (B1 \circ B2)$

である。入力A1とA2のスタック型のNFET41お よび42と並列のPFET43および44だけを検討す ると、この構造は、図2のNANDゲート(AND-I NVERT) である。同様に、入力B1およびB2のス タック型のNFET45および46と並列のPFET4 7および48は、NANDゲートの構造を構成する。こ の回路において、出力に最も近いNFET42および4 6とPFET43および44は、低Vtデバイスである ことに注意されたい。アースに最も近いNFET41お よび45と、Vddに最も近いPFET47および48 は、正規Vェデバイスである。

【0017】図5は、OR-AND-INVERT機能 を実行するために一般にOAIプロックと呼ばれる論理 ブロックを示す。論理的には、出力Yは、

#### 【数3】

## $(A1 + A2) \circ B$

である。この回路は、並列のNFET51および52と スタック型のPFET53および54を含むORゲート 30 で構成される。AND機能は、NFET55とPFET 56の組み合わせで作成される。このケースでは、出力 に最も近いPFET53およびNFET55が低Vtデ バイスである。アースに最も近いNFET51および5 2と、Vddに最も近いPFET54および56が、正規 V<sub>t</sub>デパイスである。

【0018】図6は、4入力NANDゲートを示し、図 7は、3入力NORゲートを示す。図6において、スタ ック型のNFET62、63および64が低Vtデパイ スであり、アースに最も近いNFET61と、Vddに最 40 も近いPFET65から68が、正規Vtデパイスであ る。図7において、出力に最も近いスタック型のPFE T74および75が低Vtデパイスであり、アースに最 も近いNFET71、72および73と、Vddに最も近 いPFETが、正規Vtデバイスである。

【0019】本発明による混合Vtブックの処理速度の 向上と少ない濡れ電流を示すために、これらの論理プッ クを使っていくつかの簡単な回路を構成する。図8に示 した第1の回路は、入力の約2倍の容量、すなわち約2 4フェムトファラド (IF) を駆動する2入力NAND

7

秒 (psec) の典型的なスルーに設定される。表 1 に、混合型 2 入力 NAND ゲート・プックならびに本技術に基づく正規  $V_t$  および低  $V_t$  の 2 入力 NAND ゲート

・プックによるシミュレーション結果を示す。

【表1】

<b>論理プック</b> (NAND2)	上外からド降虫で (ピコ砂)	ド降から上昇まで (ピコ秒)	オフ電波 (nA)
正規V。	4 2	6 3	0. 47
混合V.(例2)	3 7	6 3	U. 67
低V.	3 6	. 5 8	4. 27
混介V.(図3)	4.1	6 3	1.63

【0020】結果(上昇から下降まで欄)は、明らか に、低Vtブックにより約10%速度が向上したことを 示す。しかしながら、オフ電流はきわめて大きい(正規 V<sub>t</sub>プックの700%大きい)。図2に示した構成1の 原理を利用した混合Vtブックの場合は、わずか20% の漏れ電流の増大で速度を約5%高めることができる。 【0021】混合V+論理ブックにおいて、デパイスを 低Vtにすべきか正規Vtのままにすべきか自由度がある ことは明らかである。処理速度、漏れ電流および雑音の 検討事項に関して後で説明する最適化アルゴリズムは、 どのデバイスを低Vtにしてどれをしないかに関しては っきりした選択をするに役立つ。 混合 V<sub>t</sub> 論理プックに おけるそのような最適化の重要性を理解するために、図 2に示した構成1と図3に示した構成2の異なる2つの 混合 Vt 論理プックの構成によるシミュレーション結果 を比較されたい。この2つの唯一の違いは、低Vtデバ

イスと正規 $V_{\tau}$ デバイスの順序である。 2 つの結果が大きく異なることに注意されたい。テーブル1にまとめたように、構成1は、構成2よりも4%高速であるが、その渦れ電流は、構成2のわずか1/3である。すなわち、構成1は、溻れ電流がわずか20%増大するだけで正規 $V_{\tau}$ プックよりも5%高速であるが、構成2は、溻20 れ電流が250%も増大するが正規の $V_{\tau}$ プックよりも1%高速である。

【0022】混合 $V_t$ 論理ブックによるも51つの簡単な回路の例として、図9に示したような2ウェイ・マルチプレクサを検討されたい。この基本論理ブックは、3つの2入力NANDブックから構成することができる。表2に、遅延と漏れ電流のシミュレーション結果を示す。

【表2】

論理フック (NAND2)	遊択A (ピコ秒)	遊択 B (ピコ秒)	オフ電流 (n A)
· 正規V。	6 0	6 9	4.3
混合V.	5 7	6 5	4.6
低V。	5 4	6 2	3 2

【0023】低 $V_t$ ブックによって速度を10%高めることができることは明らかであるが、回路には7倍大きな漏れ電流が生じる。混合 $V_t$ ブックによって速度を5%高めることができるが、渦れ電流は、正規ブックよりも約10%多いだけである。したがって、設計において、同じ漏れ電力消費を発生させる低 $V_t$ ブックの70倍の混合 $V_t$ ブックを適用することができる。すなわち、VLSI設計者は、設計上低 $V_t$ ブックの70倍以

40 上の場所に混合 V<sub>t</sub> ブックを利用することができる。 【0024】より複雑な回路を、図10に示す。これ

は、SUMとCARRYの出力を有する1ピット全加算器である。これは、26個のトランジスタのみから成る。表3に、速度と爛れ電流の両方の明らかな改善を示す比較結果を示す。

【表3】

論理ブック (加算器)	SUMの 遅延 (0→1) (ピコ秒)	SUMの 遅延 (1→0) (ピコ秒)	C A R R Y の遅延 (0→1) (ピコ秒)	C A R R Y の遅延 (1·+0) (ピコ秒)	オフ電流 (n A)
正規V。	1 3 0	156	5 7	9 2	2
混合V:	122	146	5 3	8 7	2.8
低V。	117	142	5 0	8 5	1 2

【0025】混合V<sub>t</sub>の手法は、特に、ブール特性 f (x<sub>1</sub>', x<sub>2</sub>', x<sub>3</sub>', . . . ) = f'(x<sub>1</sub>, x<sub>2</sub>, x<sub>3</sub>, . . . )

を含む算術論理演算ユニット(ALU)における1つの 重要タイプの回路に有利であり、ここで、x'は、xの 補数である。そのような特性の場合、NFETとPFE Tは、互いに対となる電子回路である。そのような回路 の例は、図10に示した加算器である。

【0026】また、反転器の混合 Vtブックを設計することもできるが、それは少し困難である。この論理ブックにはデバイスが2つしかないためである。 PFETと NFETのどちらかを低 Vtデバイスにするように選択が制限されるが、両方とも低 Vtデバイスであるとは限らない。もう1つの困難な理由は、そのような反転器を回路内で使用する場所と方法による。通常、そのような混合 Vt構成は、待機電力を減少させる際にある一定の利点を提供する。しかしながら、出力または入力を1つの特定の極性にアサートする場合は、低 Vt NFETデバイスを使用すべきか低 Vt PFETデバイスを使用すべきかの決定には注意を要する。これらのすべての考察は、コンピュータ・プログラムのライブラリまたはデータベースで行うことができる。

【0027】シミュレーション結果を示したように、混 合Vt構成のいくつかは論理プックの漏れ電流を大幅に 減少させることができるが他のものは減少できない原因 となる物理的特性を説明する。これを理解することによ り、任意の論理ブックの一般的な最適化アルゴリズムを 開発することができる。図11に、図2の2入力NAN D ゲート回路にゲートーソース・パイアス ( $V_{gs} = V_{g}$  $-V_s$ ) と内部節点電圧  $(V_t)$  の注釈を付けたものを再 び示す。正規VtNFETデバイス111のVgsは単に VgBであるが、この特定の構成における低VtNFET デバイス112の $V_{gs}$ は、 $V_{gA}$ ー $V_x$ であることに注意 されたい。 $V_{gA} = V_{gB} = 0$ の場合のオフ状態において、 低V<sub>t</sub>NFETデバイス112は、実際にはV<sub>gs</sub>=-V<sub>x</sub> の逆パイアスがかけられる。低V<sub>t</sub>NFETデパイス1 12のこの逆パイアスにより、漏れ電流が逆パイアスに 指数関数的に依存するため、論理プックの濡れが効果的 に抑制される(図12のI-V特性を参照)。この点は、また、混合 $V_t$ 2入力NANDゲートにおける漏れ電流に関する以下の分析に明確に示される。

10

【0028】前述のように、混合Vt構成の最適化において、次の2つの規則に従わなければならない。

【0029】 (1) HIGH (すなわち $V_{dd}$ ) とLOW (すなわちGND) の間に、少なくとも1つの正規 $V_t$  20 デパイスがなければならない。これは、渦れ電流を減少させるためのHIGHとLOWの間の大きな抵抗として  $\dot{M}_{c}$ 

【0030】(2) さらに、渦れ電流を効果的に減少させるために低 $V_t$ デバイスが逆バイアスになるような構成を選択しなければならない、

【0031】規則(1)は、容易に理解することができる。しかしながら、規則(2)を理解することがきわめて重要である。これは、混合 $V_t$ 論理ブックの導入によってなぜそれほど大きく瀕れ電流を減少させることができるかという大きな理由である。

【0032】図11(すなわち図2)に示した混合 $V_t$  構成1を検討する。ここで、低 $V_tNFET$ デバイスは、アースから遠い出力の近くにある。この構成において、正規 $V_t$ デバイスのゲート・バイアスは $V_{gs}=V_g$  であるが、低 $V_t$ デバイスのゲート・バイアスは、 $V_{gs}=V_g$  である。図12 に、2 つのデバイスのしきい値以下のI-V特性を示す。しきい値以下の領域の瀕れ電流は、次の式で近似される。

#### [#4]

$$I = I_0 \left( \frac{W}{L} \right) \exp(\beta (V_{g_s} - V_t)) \left( 1 - \exp(-\beta V_{ds}) \right)$$

【0033】ここで、本技術において、Ioはしきい値 電圧において定義されたある一定の電流(通常は40μ A)、W/Lは幅と長さの比率、β=q/nkT≒44 4/Sであり、ここで、Sは、一般にmV/DECAD Eの単位で使用されるしきい値こう配、n=1+Cdep /Cox、Cdepは基板消耗キャパシタ、Coxはゲート容 量である。S. M. セグ(Sze)による、「Physics of 50 Semiconductor Devices」第2版、John Wile 11

y & Sons、Chapter 7、1981年を参照されたい。

【0034】そのオフ状態において、すべて入力はLO Wに設定され、出力は $HIGH(V_{dd})$ である。したがって、正規 $V_t$ デバイスの $V_{gs}$ はOと等しく、低 $V_t$ デバ

$$I_{t} = I_{\theta} \left( \frac{W_{t}}{L_{t}} \right) exp(-\beta_{T} (V_{\tau} + V_{tT})) \left( 1 - exp(-\beta_{T} (V_{dd} - V_{\tau})) \right)$$

[ # 6 ]

$$I_r = I_0 \left( \frac{W_r}{L_r} \right) exp(-\beta_r V_r) \left( 1 - exp(-\beta_r V_x) \right)$$

【0035】ここで、 $I_1=I_r=I$ であり、 $I_1$ と $I_r$ は それぞれ低 $V_t$ デバイスと正規 $V_t$ デバイスを流れる電流である。回路の定理は、 $I_1=I_r=I$ でなけばならない。上式を数値的に解いて $V_x$ とIを計算することができ、前述のシミュレーション結果が得られる。

【0036】重要な点を例示するために、ここで、次のようないくつかの簡略化と仮定を行う。(1)一般性を失わないように $W_1/L_1=W_r/L_r$ とする。(2) $\beta_1$  与  $\beta_r$  と近似する(3) $V_x$  が k T=26 m V よりも大きいと仮定する。これらの仮定により、上式は、 $V_x=V_t$   $T=V_t$   $T=\delta_x$   $T=V_t$   $T=V_t$ 

【0037】すべて低 $V_t$ デバイスからなる2入力NA NDゲートでは、漏れ電流はexp ( $-\beta$   $V_{t1}$ ) に比例し、これは正規 $V_t$ ブックまたは混合 $V_t$ ブックの漏れ電流よりも多いこともある。指数関数的依存性のため、漏れ電流は、 $V_{t1}$ を低くすると急激に増大し、またすみやかに $V_{t1}$ をどれだけ小さくすることができるかを制限を課す。この制限は、本発明の最適化された混合 $V_t$ ブックでは存在しない。

【0038】前述の解が示すとおり、内部節点の電圧は、およそ $V_x = V_{tB} - V_{tA} = -100$  mVである。通常の85 mV/DECADEのしきい値以下のこう配では、この100 mVの逆パイアスによって、漏れ電流を一桁小さくすることができる。

【0039】また、この逆バイアスにより、混合 $V_t$ 論理ブックの雑音余裕度が高くなる。このため、低 $V_t$ デバイスをオンにするために、入力電圧グリッチが今 $V_{t1}$ + $V_x$ 与 $V_{tr}$ よりも大きくなければならない( $V_{t1}$ 、 $V_{tr}$ はそれぞれ、低 $V_t$ デバイスと正規 $V_t$ デバイスのしきい値電圧である)。1つの論理ブック内で正規 $V_t$ デバイスと低 $V_t$ デバイスを注意深く混合することにより、混合 $V_t$ ブック内の雑音余裕度を保持することができる。実際には、注意深い設計により、混合 $V_t$ ブックの雑音余裕度に近づけることができる。この場合も、重要なことは、正規 $V_t$ デバイスを使用して雑音余裕度を高め、低 $V_t$ デバイスを使

イスのゲート電圧( $V_{gs}=V_g-V_x=-V_x$ )は実際に は負である。低 $V_t$ デパイスと正規 $V_t$ デパイスを表すた めに添字1とrを使用し、混合 $V_t$  2入力NANDoD回路に 関して、次の式を得る。

【数5】

用して性能を高めることである。または、これは、シミ 10 ュレーションにより確認され、そのような検討事項をコ ンピュータ・プログラムに組み込むことができる。

【0040】上記の説明に基づいて、次に、本発明によ る最適化アルゴリズムを示す。このアルゴリズムは、任 意の正規Vt静的回路を、同じ論理を実行する混合 Vt論 理プックに変換し(複雑さに関係なく)、速度、漏れ電 流、電力および雑音余裕度の基準に関して最適化する。 この最適化アルゴリズムは、混合Vtコンピュータ最適 化プログラムの基礎を構成する。最適化基準は、速度、 待機電力、雑音余裕度の3つの要素からなり、アップ/ ダウン・スイッチング、短絡電力、遷移スイッチング電 力などの他の要素をカパーするように拡張することがで きる。Vddからアースまでの単一経路がない基準を、単 一正規Vtデバイスなしにすべて低Vtデバイスから作成 することができる。より限定的な基準は、出力からアー スまたはValのいずれかまでの可能なすべての経路を探 索することであり、低Vtデバイスによって単一経路を 作成してはならない。もう1つの重要な基準は、単一論 理プック内のすべての経路のタイミングの分析であり、 ほとんど低Vtデバイスからなる最もクリティカルなパ 30 スを有する。

【0041】論理プックをプラック・ボックスとして備えることは、VLS1股計の作業を区分するのに役立ち、トランジスタ・レベル/デバイス・レベルの作業をより高レベルのゲート最適化から分離するのに役立つ。これは、マクロおよびチップ・レベルの合成およびタイミング最適化のための既知の回路設計プログラムに統合することができる。ボックス(論理プック)がそのデバイス/トランジスタ内容が見えるように透明化される状況では、トランジスタ・レベルまたはスイッチ・レベルのタイミング・ツールを使用しなければならない。

【0042】要約すると、最適化アルゴリズムは、次のステップを含む。

【0043】・ステップ1:構成の規則

・規則1.  $1: V_{dd}$ とアースの間で低 $V_t$ デパイスだけから単一経路を構成することはできない。

【0044】・規則1.2:出力とアースの間で低V<sub>t</sub> デバイスだけからの単一経路を構成することはできない。

【0045】・規則1. 3:出力と $V_{dd}$ の間で低 $V_{\tau}$ デ 50 バイスだけからの単一経路を構成することはできない。

【0046】・規則1.4(推奨): $V_{dd}$ とアースに接続されるデバイスは、正規 $V_t$ デバイスでなければならない。

【0047】・規則1.5:低V<sub>t</sub>デバイスはそれぞれ、オフ状態で逆バイアスをかけなければならない。 【0048】・ステップ2:基準:

・規則2.1:回路の速度ゲインが、設計者が設定した 最低速度ゲインよりも大きくなければならない。

【0049】・規則2.2:回路の漏れ電流が、設計者が設定した漏れ電流よりも少なくなければならない。

【0050】・規則2.3 (任意):コスト関数を定義する場合は、コスト関数の値が、設計者が設定したコスト関数の限度よりも小さくなければならない。コスト関数は、性能、速度、漏れ電流、処理の複雑さおよび歩留り問題の間のトレードオフを反映するように定義される。

【0051】・規則2、4:各構成のメリット関数を評価する。メリット関数は、構成の全体的な定格を反映させるために、設計者とツール開発者によって定義される。速度駆動型マイクロプロセッサの設計では、メリット関数の明らかな選択は、一スラックまたは一スラックノ((爛れ電流の増加)γ+η(コスト関数))であり、ここでγとηはパラメータである。後者の定義は、本質的に、漏れ電流とコスト関数を考慮するスラック定義の拡張であることに留意されたい。γ=0、η=0と設定すると、一スラック/2に減少する。スラックは、従来、到着時間から所望の到着時間を引いたものとして定義され、初期モードと遅延モード分析の両方に当てはまる。

【0052】・ステップ3:最適化手順:

・小さな回路では、ステップ1とステップ2を通るすべての構成を、メリット関数の最大値によって最良の構成を決定するようにシミュレートしなければならない。

【0053】・きわめて大きな回路では、そのような網 履的なシミュレーションには時間がかかりすぎる。構成の数は $2^N-M_1-M_2$ のように増加し、ここで、Nは回路内のデバイス数、 $M_{1,2}$ は、ステップ1とステップ2で選別された数である。

【0054】代替の最適化方法は、静的タイマを使用して、すべてのクリティカル・パスを見つけ、メリット関数の利得が設計者によって設定された所定数よりも小さくなるまでそれぞれのクリティカル・パスを最適化することである。

14

【0056】検査する必要のある構成の数は、後で説明 10 するステージ手法を使用することにより減少される。ソ ースまたはドレインがアースまたはVadに直接接続され たトランジスタをステージ0と示す。たとえば、ソース またはドレインがステージ0に接続されたトランジスタ をステージ1と示し、ステージ1に接続されたものを、 ステージ2と示す。最後のステージは、ステージNと示 された出力に接続されたステージである。正規Vt論理 ブックを混合Vt論理ブックに変換する効率的な方法 は、同じステージのトランジスタをデバイス・グループ として変換し、すべての低Vtを同時に作成することで ある。変換のシーケンスは、ステージNから始まり、ス テージ1に進む。ステップ1の規則1.5に適合しない ため、ステージOのデバイスを低Vtに変換してはなら ない。この手法における構成の数は、ステージ数Nに減 少する。この手法は、特に、クリティカル・パスに関す る具体的な知識が利用可能でないときに、設計の初期の 段階で有効であり、また時間的にも非常に効率的であ る。

【0057】・ステップ4: 満足な結果が得られるまで 30 ステップ1~3をループする。

【0058】図13に、上記のアルゴリズムのフローチ ャートを示す。プロセスは、機能プロック1301で設 計回路網をロードすることにより始まる。機能プロック 1302において、制御パラメータを入力する。初期化 プロセスを完成させるために、機能プロック1303に おいて、設計者が、キーワード、デバイス・グループお よびデバイス・プロックを作成する。この時点で、プロ セスは、動作プロック1304に示したように、それぞ れの構成を順番にテストする処理ループに入る。決定プ ロック1305においてテストが実行され、テストする 本構成が規則に適合するかどうかが判定される。規則に 適合しない場合は、プロセス・ループは、動作プロック 1304に戻り、テストする次の構成を検索する。本構 成が規則に適合する場合は、次に決定プロック1306 においてテストが行われ、本構成が基準を満たすかどう かが判定される。これは、プロック1307において、 シミュレーション、静的タイマ、遅延規則、およびその 他の特性のデータベースへのアクセスにより決定され る。そうでない場合は、プロセス・ループは動作プロッ

構成が基準を満たす場合は、最良の構成を見つけるために、機能プロック1308によって再びアクセスされる。最良の構成が見つからない場合は、プロセス・ループは動作プロック1304に戻り、テストする次の構成を検索する。最良の構成が見つかったときは、機能プロック1309において、その構成が、最適化された解として出力される。

【0059】また、 $ラッチとメモリ・デバイスの設計に 共通のタイプの回路であるため、次にトライステート・パッファ用の混合<math>V_{t}$  論理ブックの使用法を説明する。 1つの実現方法は、DATA INPUT用の正規 $V_{t}$  デバイスとCLOCK INPUT用の低 $V_{t}$  デバイスを使用する。そのような設計において、様々な $V_{t}$  デバイスが異なる配圧でオン/オフし、グリッチの危険があるため、注意が必要である。

【0060】本発明の第2の態様として、ダイナミック 回路と呼ばれる高速マイクロプロセッサにとってきわめ て重要な特定の回路ファミリのタイプを強調することが 重要である。超高速マイクロプロセッサでは、そのような回路ファミリを使用することが重要である。しかし、漏れ電流と雑音感度における低 $V_t$ プックにおいて現在制限があるため、この回路ファミリで使用することはきわめて困難である。設計において現在一致していることは、ダイナミック・ロジックに低 $V_t$ デバイス/論理プックを何も使用しないことである。

16

【0061】本発明の教示による混合Vt論理ブックは、最終的に最も高速のマイクロプロセッサの速度を高10 めるために、この回路ファミリに特に有利である。たとえば、正規VtMOSFETをCLOCK入力/制御に使用することができ、低Vtデバイスを、NMOS型のデータ論理部分の速度を高めるために使用することができる。図14に示した例は、CARRY発生回路である。再び、低Vtデバイスの位置に注意されたい。 安4に、図14に示したダイナミック回路のシミュレーション結果を示す。

【表4】

論理ブック (CARRY)	評価遅延 (ピコ秒)	湖村(電流 (n A)		
正規V:	4-8	0.4		
混合V・	4 6	0.57		
低V。	11	2.9		

【0062】クロック入力に使用される正規Vtデバイスは、Vddとアースの間で大きな抵抗として働く。低Vtデバイスは、データ論理プロックの速度を高めるために使用される。表4に示したシミュレーション結果は、混合Vt手法を利用して、ダイナミック回路で低Vt手法を使用する場合の約半分の速度ゲインを達成できることをはっきりと示す。しかし、漏れ電流は5分の1である。また、このシミュレーションは、電荷再配分効果が、設計により適切に機能化されたダイナミック回路における主な検討事項であり、データ論理プロックの漏れ電流が少なく、この影響を受けたRC定数がクロック周期(数ナノ秒)よりも3桁大きいことを示す。図15に、遷移電圧スイッチング挙動の例を示す。

【0063】ダイナミック回路の最適化ルーチンは、いくつかの追加のキーワードとその関連する特性を定義しなければならないこと以外は、前述のものと類似している。たとえば、クロック・グループがあり、データ・グループがあり、フィード・バック・グループがあり、パッファ・グループがある。1つの手法は、データ論理部全体を、同時に低Vtに変換できるようなデバイス・グループとして扱うことである。図14を参照されたい。【0064】動的タイプと静的タイプの両方において、

寄生容量は、速度にきわめて大きく影響する。適切なレ 30 イアウトは、シリコン上のスペースを節約するだけでな く、寄生容量を最小化する。混合Vtに関するレイアウ トについては、後で簡単に説明する。まず第一に、この 混合Vt手法には新しいマスクが不要である。これは、 本技術で実現される低Vtブック手法とまったく同じハ ードウェア技術を使用する。低V+デバイスを作成する ために、分離されたチャネル注入物が使用される。低V tデバイスが正規 Vtデバイスよりも悪い短チャネル効果 を持たないようにするために、正規Vtデバイスと同じ HALOがVtデバイスに注入される。 単一論理ユニッ 40 ト内に混合 V+デバイスと正規 V+デバイスを含むチップ の作成を成功させるためには、低Vtマスクを他のマス クに注意深く位置合わせすることが重要である。この基 本規則は、マルチフィンガ型の混合Vtレイアウトの使 用に有利であり、スタック型のデバイスでは制限され る。しかし、これは、技術の進歩と共に変更されること

【0065】図16から図19において、2入力NAN Dゲート、2つのフィンガを有する2入力NANDゲート、AOI回路および2つのフィンガを備えたAOI回 50 路など、いくつかのレイアウトの例を示す。低V<sub>t</sub>NF

ET領域と低VtPFET領域にXWN層とXWP層を 使用している点に注意されたい。 レイアウト最適化ルー チンは、基本的に、正規レイアウト最適化ルーチンに従 う。オイラー図形法 (Euler graph tec hnique) を利用して、ROXの数を最小限にする すべての経路を探索する。これと似た方法をXWNとX WPに適用して、個々のXWNとXWNの数を最小化す る。個々のXWNとXWPの数を最小にすることは、歩 留まりを高め、処理の複雑さと寄生容量を減少させるの に役立つ。

【0066】まとめとして、本発明の構成に関して以下 の事項を開示する。

【0067】(1)待機電力の大きさを増大させずに性 能を高めるための低しきい値電圧デバイスと正規しきい 値電圧デバイスを混合した論理ブックにおいて、Vadと アースの間に、漏れ電流を低減するために大きな抵抗と して働く少なくとも1つの正規しきい値電圧デバイスを 有する論理プック。

- (2) 低しきい値電圧デバイスが、漏れ電流を有効に低 滅するために逆パイアスされる、上記(1)に記載の低 20 しきい値電圧デバイスと正規しきい値電圧デバイスを混 合した論理ブック。
- (3) 低しきい値電圧デバイスが、出力に最も近い節点 に接続される、上記(1)に記載の低しきい値電圧デバ イスと正規しきい値電圧デバイスを混合した論理ブッ ク。
- (4) 混合された低しきい値電圧デバイスと正規しきい 値電圧デバイスが、金属酸化膜半導体電界効果型トラン ジスタ(MOSFETs)である、上記(3)に記載の 低しきい値電圧デバイスと正規しきい値電圧デバイスを 30 混合した論理プック。
- (5) 論理ブックの回路が、静的回路である、上記
- (4) に記載の低しきい値電圧デバイスと正規しきい値 電圧デバイスを混合した論理プック。
- (6) 回路のうちの1つがNANDゲートである、上記
- (5) に記載の低しきい値電圧デバイスと正規しきい値 電圧デバイスを混合した論理プック。
- (7) 回路のうちの1つがNORゲートである、上記
- (5) に記載の低しきい値電圧デバイスと正規しきい値 電圧デバイスを混合した論理ブック。
- (8) 回路のうちの1つがAND-OR-INVERT 論理プロックである、上記(6)に記載の低しきい値電 圧デバイスと正規しきい値電圧デバイスを混合した論理 ブック。
- (9) 回路のうちの1つがOR-AND-INVERT 論理プロックである、上記(5)に記載の低しきい値電 圧デバイスと正規しきい値電圧デバイスを混合した論理 ブック。
- (10) 回路のうちの1つが加算器回路である、上記

18

電圧デバイスを混合した論理ブック。

- (11) 回路のうちの1つがマルチプレクサ回路であ る、上記(5)に記載の低しきい値電圧デバイスと正規 しきい値電圧デバイスを混合した論理プック。
- (12). 論理プックの回路がダイナミック回路である、 上記(4)に記載の低しきい値電圧デバイスと正規しき い値電圧デバイスを混合した論理プック。
- (13) 低しきい値電圧デバイスと正規しきい値電圧デ パイスを混合した論理ブックを、待機電力を大幅に増加 10 せずに性能利得を得るように最適化するためのコンピュ ータ実施最適化方法であって、Vadとアースの間に、潤 れ電流を減少させるために大きな抵抗として働く少なく とも1つの正規しきい値電圧デバイスを定義する段階 と、低しきい値電圧デバイスがオフ状態で逆パイアスさ れ漏れ電流を有効に減少させるように低しきい値電圧デ バイスを接続する段階とを含むコンピュータ実施最適化 方法。
  - (14) 様々な回路構成の性能をシミュレートする段階 と、速度と漏れ電流の最小基準に基づいて構成を選択す る段階とをさらに含む、上記(13)に記載の、低しき い値電圧デバイスと正規しきい値電圧デバイスを混合し た論理ブックを最適化するためのコンピュータ実施最適 化方法。
    - (15) それぞれの回路適合最小基準の最適構成を選択 する段階をさらに含む、上記(14)に記載の低しきい 値電圧デバイスと正規しきい値電圧デバイスを混合した 論理プックを最適化するためのコンピュータ実施最適化 方法。

## 【図面の簡単な説明】

【図1】本発明の原理を利用して作成することができる 複雑なVLSI回路の代表例としてのマイクロプロセッ サのブロック図である。

【図2】本発明の原理を例示する第1の構成における低 V+デバイスと正規V+デバイスを混合して使用する2入 カNANDゲートの概略図である。

【図3】第2の構成において低Vtデバイスと正規Vtデ パイスを混合して使用する2入力NANDゲートの概略 図である。

【図4】本発明の教示により実施されたAND-OR-40 INVERT (AOI) 論理プロックの概略図である。

【図5】本発明の教示により実施されたOR-AND-INVERT (OAI) 論理プロックの概略図である。

【図6】本発明の教示により実施された4入力NAND ゲートの概略図である。

【図7】本発明の敬示により実施された3入力NORゲ ートの概略図である。

【図8】容量性負荷を駆動する2入力NANDゲートの 図である。

【図9】異なる3つのタイプの2入力NAND論理ブッ (5) に記載の低しきい値電圧デバイスと正規しきい値 50 クにより実施された2方向マルチプレクサの概略図であ る。

【図10】本発明の教示による混合 V<sub>t</sub>デバイスを使用する1ピット加算器の概略図である。

19

【図11】図2に示した混合2入力NANDゲートに電 圧注釈を加えた図である。

【図12】正規 $V_t$ デバイスと低 $V_t$ デバイスの両方のしきい値以下の1-V特性を示すグラフである。

【図13】本発明による最適化プロセスを示すフローチャートである。

【図14】混合 $V_t$ ダイナミック回路ブックの例の概略 図である。

【図15】図14に示したダイナミック回路例の被形を示す図である。

【図16】2入力NANDゲートのレイアウト例を示す 図である。

【図17】2つのフィンガを有する2入力NANDゲートのレイアウト例を示す図である。

【図18】AOI論理プロックのレイアウト例の図であ

る。

【図19】2つのフィンガを有するAOI論理プロックのレイアウト例の図である。

#### 【符号の説明】

10 マイクロプロセッサ

21、22 nチャネル電界電界効果トランジスタ (NFETS)

23、24 pチャネル電界効果トランジスタ (PFE TS)

#### 10 25 節点

41, 42, 45, 46, 51, 52, 55, 61, 6

2, 63, 64, 71, 72, 73 NFET

43, 44, 47, 48, 53, 54, 56, 65, 6

6, 67, 68, 74, 75 PFET


101 命令ユニット (IUNIT)

102、103 固定小数点ユニット (FXU)


104、105 浮動小数点ユニット (FPU)

106 レジスタ・ファイル


[図1]





【図2】





【図7】

















[図9]










[図11]





[図14]













[図13]





フロントページの続き

(51) Int. C1. 6 HO1L 27/088

HO3K 19/096

19/20

識別記号

FΙ

H01L 27/08 102C